



UNIVERSITÀ
DEGLI STUDI DI MILANO-BICOCCA

SYLLABUS DEL CORSO

Informatica Industriale

2223-1-F1801Q139

Obiettivi

????

L'insegnamento ha l'obiettivo di fornire le competenze necessarie a risolvere le problematiche di progettazione di circuiti digitali su hardware programmabile. Al termine del corso gli studenti saranno in grado di sviluppare in autonomia un'applicazione embedded utilizzando un dispositivo logico programmabile (FPGA) e progettando circuiti logico digitali, effettuandone il debugging a livello di simulazione e utilizzando specifici software per la simulazioni di circuiti progettati attraverso Hardware Description Language.

?

Contenuti sintetici

- 1 L'algebra di Boole
- 2 Circuiti digitali combinatori
- 3 Circuiti digitali sequenziali
- 4 Progettazione di Circuiti Digitali tramite Macchine a Stati Finiti
- 5 Introduzione al VHDL (Very High Speed Integrated Circuits Description Language)
- 6 Circuiti combinatori e Sequenziali in VHDL
- 7 Progettazione di Circuiti digitali in VHDL
- 8 Programmazione di FPGA

Programma esteso

Codici Binari

- o Introduzione e Notazione Posizionale
- o Codici (Octal, Hexadecimal e Hamming Distance)
- o Aritmetica Binaria

Operatori e Componenti Logici

- o Operatori Logici Elementari, Teoremi di De Morgan e del Consenso
- o Sintesi Combinatoria attraverso Sum-of-Products e Product-of-Sums
- o Mappe di Karnaugh , Alee Statiche e Dinamiche

Logica Combinatoria

- o Encoder, Decoder, Multiplexer, Demultiplexer, Comparatori, Parity Checker e Generatori di Parità
- o Sommatore (Half-Adder e Full-Adder)

Logica Sequentiale

- o Elementi di Memoria a 1 bit asincroni: Latches: D-Latch, SR-Latch
- o Elementi di Memoria a 1 bit sincroni: Flip-Flop: D-Flip-Flop, JK-FLIP-FLOP, T-Flip-Flop
- o Registri e Contatori
- o Esercizio con il tool LTSPICE

Finite-State-Machines (FSM)

- o Macchine di Mealy e Moore
- o Esercizi

Il VHDL come Linguaggio di Descrizione Hardware

- o Dispositivi Logici Programmabili e Dedicated CMOS Design (ASIC)
- o VHDL. Un semplice esempio di progetto
- o Dichiarazione di Entity e Architecture. Assegnazioni e Istruzioni concorrenti
- o Il process in VHDL

Logica Combinatoria in VHDL

- o Bus Slice e Swap, Operazioni logiche elementari, Stadi Logici Funzionali
- o Decoder, Encoder, Multiplexer, Demultiplexer
- o Stadi Logici Funzionali avanzati
- o Sommatore (Half-Adder, Full-Adder)

Metodi di Progetto in VHDL

- o Descrizioni VHDL e approcci possibili
- o Data Flow (key word '<=') , Sequential (key word 'process') , Structural (key word 'component')
- o Segnali e Variabili
- o Esercizio 1 – Full-adder
- o Esercizio 2 – Binary-BCD Converter

Elementi di Memoria

- o Latch D, SR
 - o Flip-Flop D, JK, T
 - o Master-slave
 - o Registri (PIPO, SIPO, SISO)
 - o Esercizio 3 – Latch e Flip-flop
 - o Esercizio 4 – Registri in VHDL
 - o Esercizio 5 – Contatori in VHDL
- Esempio di Progetto di Macchine a Stati Finiti in VHDL

Serial Interfaces (I2C and SPI)

Esercizio in laboratorio con Opal-Kelly XEM6010 (Xilinx® Spartan 6 FPGA)

Prerequisiti

Programmazione C, programmazione a livello macchina (gestione I/O e interruzioni).

Modalità didattica

Lezioni frontali in cui saranno presentati i concetti fondamentali della progettazione logica digitale.

Esercitazioni in aula con presentazione e discussione di esempi di circuiti digitali descritti in VHDL/Verilog.

Laboratorio per lo sviluppo di componenti e l'utilizzo di FPGA in semplici applicazioni.

La frequenza è fortemente raccomandata ed è essenziale per le attività di laboratorio.

Il corso verrà erogato in Italiano.

Nel periodo di emergenza Covid-19 le lezioni si svolgeranno completamente da remoto sincrono (webconference) con alcuni eventi in presenza fisica.

La videoregistrazione della lezione sarà poi immediatamente online sulla piattaforma elearning.

Materiale didattico

- Appunti e Slide fornite dal docente
- "Circuit Design with VHDL" Volnei A. Pedroni MIT Press

Periodo di erogazione dell'insegnamento

Secondo Semestre

Modalità di verifica del profitto e valutazione

L'esame finale consta di un prova orale divisa in due parti.

Il punteggio assegnato a ogni parte è di 15/30 ciascuna.

Nella prima parte lo studente presenterà la documentazione e il funzionamento di un sistema hardware interamente sviluppato dallo stesso studente e relativo a un testo di progetto assegnato in classe a gruppi formati al massimo da due studenti.

Nella seconda parte dell'esame si verificherà la preparazione dello studente attraverso due domande relative agli argomenti trattati a lezione, e in particolare una prima domanda riguardante i circuiti combinatori e una seconda domanda sui circuiti sequenziali.

Orario di ricevimento

Lunedì 10-12

Sustainable Development Goals

IMPRESE, INNOVAZIONE E INFRASTRUTTURE
