

La struttura dei sistemi embedded: unità di calcolo, memorie, bus

Braione Pietro, revisione Domenico G. Sorrenti

Sistemi Embedded

Anno accademico 2019/20



Obiettivi


- Analizzare la composizione di un sistema embedded
- Nelle diverse varianti tecnologiche



Livelli di scala




Livelli di scala




Integrated Circuit
(IC)



Livelli di scala




Integrated Circuit (IC)




System On Chip (SOC)



Livelli di scala



Integrated Circuit (IC)



System On Chip (SOC)





Figure 1: SiP Module Cross Section


System In Package (SiP)




Livelli di scala



Integrated Circuit (IC)



System On Chip (SOC)




System In Package (SiP)




Printed circuit board (PCB)




Livelli di scala



Integrated Circuit (IC)




System On Chip (SOC)



System In Package (SiP)



Printed circuit board (PCB)



Network (tightly – loosely coupled)

Microcontrollori

- Microcontrollore = microprocessore + memoria + periferiche su un chip singolo
- Diversi tipi di memoria (SRAM, EEPROM, FLASH) di dimensioni limitate (pochi kB – pochi MB)
- Diversi tipi di periferiche on-chip (I/O, timer, convertitori A/D e D/A, PWM, controller memoria esterna, interfacce di rete, etc.)
- Relativamente bassa velocità di calcolo (KHz – MHz, oggi meno vero)
- Bassi consumi e costi (0,25 – 0(10US\$) / unità)
- Possono essere a 4, 8, 16, 32 bit




Microcontrollori: esempi (1)

- EPSON S1C60N16
 - 4-bit MCU per applicazioni a bassissimi consumi (interruttori, orologi...)
 - CPU: 32 kHz – 1 MHz
 - ROM: 4 kWords (12 bit), RAM: 256 Words (4 bit)
 - Periferiche: timer, driver per LCD, comunicazione seriale, I/O digitale 8 bit
- ATMega 328P
 - 8-bit MCU usato sulla scheda Arduino UNO
 - Core: AVR, 16 MHz
 - SRAM: 2 kB, EEPROM: 1 kB, FLASH: 32 kB
 - Periferiche: I/O digitale, PWM, ADC, SPI, I2C, timer



Microcontrollori: esempi (2)

- Silicon Labs C8051F020
 - Il MCU usato nel laboratorio di questo insegnamento negli scorsi anni
 - Core: 8051 (8 bit), 25 MHz
 - SRAM: 4 kB, FLASH: 64 kB
 - Periferiche: timer, digital I/O (8 + 4 bit), I2C, SPI, UART, DAC, ADC, memoria esterna, sensore temperatura




Microcontrollori: esempi (3)

- ST33
 - Famiglia MCU per smartcards
 - Core: 32-bit ARM SC300 (derivato dal Cortex M3), 22.5 MHz
 - RAM: fino 30 kB, FLASH: fino 1.2 MB
 - Comunicazione ISO7816, SPI; coprocessori per CRC, RSA, ECC, DES...; random number generator
- STM32 F0:
 - Entry-level ARM 32 bit
 - Core: ARM Cortex M0, max 48MHz
 - SRAM: max 32 kB, FLASH: max 256 kB
 - Diverse periferiche (timer, I2C, SPI, CAN, USB, UART, USART...)
- STM32 H7:
 - Massima potenza teorica del core M7 a 32 bit
 - Core: ARM Cortex M7, 400 MHz, con istruzioni DSP e FP
 - RAM: 1 MB, FLASH: 2 MB
 - Periferiche avanzate (timer, I2C, SPI, CAN, USB, UART, USART, LCD TFT, Ethernet, S/PDIF, HDMI, camera...)



Un SoC avanzato: NVIDIA Tegra K1




- Quad-core ARM processor
- GPU con 192 CUDA cores
- Audio/video decoder
- Video encoder
- Display interface
- Controller memoria con indirizzamento virtuale
- Più controller/interfacce per USB, SATA, PCIe, I2C, SPI...



NoC: motivazioni

- Oggi è possibile mettere su un chip un numero molto elevato di unità (multi-cores)
- Inoltre esiste un mercato aperto per tali unità (IP cores)
- Interconnettere le unità con bus, crossbar o connessioni punto-punto o altro diventa sempre meno facile:
 - Bassa scalabilità
 - Comunicazione inaffidabile
 - Standardizzazione
- Un NoC è un sistema di interconnessione che sfrutta i criteri della comunicazione di rete:
 - Separazione strato datalink/rete/trasporto
 - Uso di routers
 - Controllo di errore/ritrasmissione
- Vantaggi:
 - Comunicazione a pacchetti
 - Scalabilità
 - Parallelismo
- Vendors: Sonics (<https://sonicsinc.com/network-on-chip-noc/>), Arteris (<http://www.arteris.com/technology>), NetSpeed systems (<http://netspeedsystems.com/>)




Unità di elaborazione

- General-purpose
 - Microprocessori (MPU) e microcontrollori (MCU)
 - Logiche programmabili (FPGA,...)
- Special-purpose
 - Digital Signal Processors (DSP)
 - Graphic Processing Units (GPU)
 - Application-specific integrated circuits (ASIC)



Microprocessore

- ADDR: linee indirizzo, indicano che dati vuole leggere/scrivere
- DATA: linee dati, servono per comunicare i dati
- R/W: indicano se l'MPU vuole leggere, scrivere o nessuno dei due
- CLK: segnale di clock, per sincronizzazione



Tipologie microprocessori

- CISC vs RISC
- Architettura Von Neumann vs architettura Harvard



CISC vs RISC

- ISA (Instruction Set Architecture) = l'insieme di istruzioni di un processore
- Due famiglie di ISA: CISC e RISC
- CISC = Complex Instruction Set Computer:
 - Istruzioni che eseguono operazioni complesse, anche con trasferimenti multipli da/a memoria (es. OTIR di Z80)
 - Lunghezza istruzione può variare (istruzioni più comuni più corte)
 - Pochi registri
- RISC = Reduced Instruction Set Computer:
 - Distingue istruzioni load/store (trasferimento da/a memoria) da istruzioni di manipolazione che operano solo sui registri
 - Lunghezza istruzione fissa
 - Molti registri



Perché CISC?

- L'architettura CISC è motivata dalla situazione fino alla fine degli anni settanta:
 - Programmazione in assembly, quindi necessità di istruzioni complesse per facilitare il compito
 - Memorie costose, quindi istruzioni a lunghezza variabile per ridurre l'occupazione del codice in memoria
 - Velocità processore e memoria paragonabile, quindi accessi multipli in memoria non problematici
- Ma verso la fine degli anni settanta la situazione cambia



La filosofia RISC

- Nuove tendenze a partire dalla fine degli anni settanta:
 - Diffusione compilatori e linguaggi ad alto livello: meno necessità di istruzioni assembly complesse
 - Aumenta la velocità del processore rispetto a quella della memoria: necessità di ridurre i trasferimenti da/a memoria
 - Minore costo della memoria: minore necessità di risparmiare spazio con istruzioni a lunghezza variabile
- La filosofia RISC quindi:
 - Usa una lunghezza di istruzione omogenea (per semplificare la struttura ed aumentare il clock del processore)
 - Limita i modi di indirizzamento (architettura load/store)
 - Aumenta il numero di registri per ridurre la necessità di usare la memoria
- Semplificazione dell'architettura significa anche:
 - Più spazio per registri e cache sul chip
 - Più spazio sul chip, anche per controllo del datapath in pipelining



Esempi di processori CISC e RISC

- CISC
 - x86 e x86-64 (nella maggior parte di PC e server, ma oggi “dentro” sono RISC)
 - 8051 (nelle schede usate in laboratorio negli anni passati)
- RISC
 - AVR (nelle schede Arduino)
 - ARM (ma le istruzioni Thumb fanno in parte eccezione)
 - MIPS
 - POWER



Memorie

- RWM (Read-Write Memory): il contenuto della memoria è modificabile ed è mantenuto finché questa è alimentata (sono volatili)
- NVRWM (Non-Volatile RWM): il contenuto della memoria è modificabile ed è mantenuto anche quando questa non è alimentata
- ROM (Read-Only Memory): il contenuto della memoria è cablato e non modificabile e si mantiene anche quando questa non è alimentata




Caratteristiche memorie volatili


- SRAM (Static RAM): utilizza circuiti bistabili (flip-flop)
 - Elevatissima velocità
 - Basso consumo energetico
 - Bassa densità
 - Costi elevati
- DRAM (Dynamic RAM): utilizza carica in condensatore (necessita refresh)
 - Elevata velocità
 - Elevato consumo energetico
 - Alta densità
 - Costi bassi



SRAM e DRAM



Cella RAM statica



Cella RAM dinamica



Caratteristiche memorie non volatili

- ROM (Read-Only Memory): mascherate o programmabili (PROM)
 - Alta densità
 - Basso costo
 - Affidabile
- EPROM (Electrically Programmable ROM): il contenuto della memoria è programmabile elettricamente e cancellabile con raggi UV
- EEPROM (Electrically Erasable Programmable ROM): il contenuto può essere cancellato elettricamente a livello di byte
 - Bassa densità
 - Alto costo
 - Mediamente affidabile
- FLASH: EEPROM cancellabile a blocchi, tempi di cancellazione lunghi
 - Alte densità
 - Basso costo
 - Mediamente affidabile



Architetture di Von Neumann e Harvard

- Nell'architettura di Von Neumann il programma e i dati sono contenuti nella stessa memoria (c'è un unico spazio di indirizzamento)
- Nell'architettura Harvard vengono usate memorie distinte per programmi e dati e bus distinti per accedervi (spazi di indirizzamento distinti)
- L'architettura Harvard:
 - consente un maggior parallelismo con pipelining
 - consente una larghezza di bus diverse per dati e istruzioni
 - fornisce una maggior sicurezza (i dati non possono essere eseguiti)




Gerarchie di memoria


- Le memorie più veloci sono più costose e a minore densità
- Risulta pertanto utile organizzare le memorie in maniera gerarchica:
 - Più “vicina” al processore la memoria più veloce e più piccola
 - Se non trovo un dato in un livello gerarchico di memoria, accedo al livello gerarchico successivo
- Sfrutta le proprietà di località del software
- Svantaggi: il tempo di accesso diviene variabile (in situazioni non real-time questo non sarebbe un problema)




Gerarchie di memoria



Mappe memoria




Mappe memoria



- Definisce la relazione tra indirizzi e memoria fisica / periferiche mappate in memoria
- Esempio: mappa memoria ARM Cortex M3
- Notare che la mappa della memoria non definisce quanta memoria fisica esiste!




Configurazioni processore-memoria



Configurazione con 1 chip di memoria




Configurazioni processore-memoria



Configurazione con più chip di memoria



Configurazione MCU 8051




Special-purpose processors

- I processori special-purpose contengono istruzioni progettate per specifiche categorie di applicazioni
- Esempi:
 - Digital Signal Processors (DSP) = generica elaborazione di segnali digitali (es., filtraggio audio, immagini, video => MAC - Multiply And Cumulate)
 - Graphics Processing Units (GPU) = rendering grafico 3D
 - Cryptoprocessors = operazioni crittografiche
- Tipicamente CISC e Harvard architecture



Esempio: DSP (1)

- I DSP contengono istruzioni per effettuare elaborazioni di segnali digitali
- Importante categoria: filtri FIR (Finite Impulse Response)
- Ottenuti come somma pesata dell'input ritardato nel tempo (MAC)



$$y[n] = \sum_{i=0}^N b_i \cdot x[n - i]$$



Esempio: DSP (2)

- Per facilitare la definizione di filtri FIR il DSP della famiglia TMS320c54x (Texas Instruments) ha le istruzioni:
 - `rpt`: ripete l'istruzione successiva un certo numero di volte (zero-overhead loop)
 - `mac`: multiply-and-cumulate; ha tre argomenti e specifica l'operazione $a := a + x * y$ (moltiplica x e y , accumula il risultato in a)
- È così possibile realizzare un filtro FIR in esattamente N cicli clock:

```
rpt N-1          ;ripete N volte l'istruzione successiva
mac *ar2+, *ar3+, a ;moltiplica i valori puntati da ar2/3, accumula in a,
                  ; incrementa ar2/3
;se ar2/3 puntano ad una regione speciale di memoria on-chip, i due accessi
; in memoria vengono effettuati contemporaneamente
```




Logiche programmabili

- Sono circuiti programmabili in hardware
- Composti da celle che realizzano varie funzioni
- Programmazione = stabilire interconnessioni tra celle e tra celle e pin di ingresso/uscita




Esempio: FPGA (1)

- Field Programmable Logic Arrays (FPGA) = logiche programmabili “sul campo”, ossia dopo che il chip è stato montato nel sistema
- Sono matrici di celle logiche (fino a diversi milioni) collegate da interconnessioni programmabili
- La programmazione di celle e interconnessioni avviene caricando la configurazione in una RAM



Esempio: FPGA (2)



Sviluppare per FPGA

- Linguaggi: Verilog, VHDL (ma anche linguaggi di programmazione come il C)
- Compilazione per produrre RTL netlists
- Sintesi per mappare la netlist sulle unità della FPGA
- Placing and routing per stabilire quali unità nella matrice bidimensionale utilizzare ed interconnettere
- Output: bitfile che viene caricato nella memoria della FPGA



Sistemi di comunicazione

- Permettono di far dialogare la parte di elaborazione di un sistema embedded con altri sottosistemi digitali o con il mondo esterno
- Diverse tipologie con diverse caratteristiche:
 - Digitale vs analogico
 - Wired vs wireless
 - Seriale vs parallelo
 - Sincrono vs asincrono
 - Point-to-point vs bus vs stella vs...
 - Campionato o triggerato da eventi
 - Bit rate
 - Requisiti elettrici (voltaggio, corrente)
 - Controllo accesso, sicurezza, autenticazione
 - Connettori fisici (pin, porte...)




Segnale digitale vs analogico

- Digitale = livelli fissi di corrente/tensione
 - Esempio: bit 0 \rightarrow 0 V, bit 1 \rightarrow 5 V
 - Utilizzati per input/output di tipo numerico, soprattutto da computer a computer
 - se tensioni di 0 / 1 sono più grandi, avrò più resistenza al rumore, ma meno velocità di trasmissione (banda passante analogica inferiore)
- Analogico = corrente/tensione variabile in un determinato range
 - Esempio: tutte le tensioni comprese tra 0 V e 5 V
 - Utilizzati per interfacciamento con parte fisica del sistema
 - Necessità di conversione A/D (input) o D/A (output)



General-Purpose I/O (GPIO)

- Pin usati per input e/o output digitale
- Generano/leggono livelli di voltaggio binari, in genere 0 V e 5 V
 - In active high logic (logica diretta) 0 V → bit 0 e 5 V → bit 1
 - In active low logic (logica negata o inversa) 0 V → bit 1 e 5 V → bit 0
- Usato per interfacciamento con dispositivi esterni fisici




Interfacciamento con GPIO (1)


- Attenzione alla compatibilità elettrica!
 - Se un pin GPIO impone 5 V di tensione, la corrente nel dispositivo esterno è $5/R$, dove R è la resistenza del dispositivo
 - La corrente potrebbe superare la tolleranza del dispositivo (o del microcontrollore)!
- Se un pin GPIO è disconnesso (“flottante”) non è ben chiaro qual è l’input
- Se un pin GPIO è collegato ad un dispositivo esterno, questo potrebbe avere caratteristiche elettriche tali da introdurre rumore nel microcontrollore
- Infine, potrebbe essere necessario collegare più GPIO output allo stesso dispositivo (es., controllo con ridondanza)
 - Open collector / drain
 - Tri-state




Interfacciamento con GPIO (2)



Resistenza per limitazione corrente su pin di output




Resistenza pull-down per digital input ad alta impedenza



Resistenza pull-up per digital input ad alta impedenza




Interfacciamento con GPIO (3)



Regolarizzazione digital input con trigger di Schmidt



Interfacciamento con GPIO (4)



Circuiti open drain in configurazione wired NOR



Pulse Width Modulation (1)

- La pulse width modulation (PWM) è un modo per fornire un segnale “pseudo-analogico” con dinamica lenta utilizzando esclusivamente circuiti digitali con commutazioni molto più frequenti
- Idea: commutare rapidamente il voltaggio su un pin di output digitale: $0\text{ V} \rightarrow 5\text{ V} \rightarrow 0\text{ V} \rightarrow 5\text{ V} \rightarrow 0\text{ V} \dots$ se la velocità di questa commutazione è molto maggiore delle ostanti di tempo del circuito che riceve il “segnale”, allora quel circuito non percepisce le commutazioni, ma solo il valore efficace (RMS)


$$x_{\text{RMS}} = \sqrt{\frac{1}{n} (x_1^2 + x_2^2 + \dots + x_n^2)} \quad f_{\text{RMS}} = \sqrt{\frac{1}{T_2 - T_1} \int_{T_1}^{T_2} [f(t)]^2 dt}$$


Pulse Width Modulation (1b)

- Utile per comandare unità la cui risposta a cambiamenti di tensione/corrente è lenta rispetto alla frequenza a cui il sistema digitale può lavorare
 - Luci LED e ad incandescenza
 - Motori elettrici
 - Elementi termici (riscaldamento a resistenza)
- Ottimo metodo per controllare la potenza trasmessa ad un carico senza dissipare potenza aggiuntiva




Pulse Width Modulation (2)



- Principali parametri:
 - Frequenza = numero di commutazioni al secondo
 - Duty cycle = % tempo in cui il voltaggio è alto
- Il duty cycle determina la tensione media (pseudo-analog voltage):
 - Luce LED: impostando il duty cycle posso comandare il “dimming” della luce
 - Motore elettrico a corrente continua: impostando il duty cycle posso comandare la velocità di rotazione del motore
 - Elemento termico: impostando il duty cycle controllo la temperatura dell'elemento termico



Pulse Width Modulation (2)




Si ipotizzi di fornire una tensione in uscita lavorando con PWM alla frequenza di 100KHz e di voler essere in grado di parzializzare la tensione RMS su 256 livelli. A quale frequenza minima dovrà lavorare la periferica che accende e spegne l'uscita?


Si ipotizzi che il microcontrollore usato non abbia altro modo che gestire a controllo di programma questa periferica. Si facciano delle ipotesi sui cicli / istruzione e si determini quale frequenza minima deve avere il clock del processore.



Pulse Width Modulation (3)



Collegamento a carico ridotto (LED)
con resistenza per limitare la corrente



Collegamento a carico elevato (motore)
in configurazione open drain con diodo flyback



Connessioni digitali wired

- Parallelo = 1 linea per ogni bit, per una certa ampiezza di parola
 - (parallel) ATA, PCI, IEEE1284
- Seriale = 1 linea per direzione di flusso, singoli bit inviati in sequenza
 - RS232, USB, SATA, SPI, I2C
- Mixed = una o più “lanes” seriali
 - PCI express




Seriale vs parallelo

- Un'interfaccia parallela richiede un elevato numero di pin
 - Poco adatto per un sistema embedded
 - Di solito un'interfaccia parallela è half duplex per dimezzare il numero di linee
- Inoltre le linee dei diversi bit:
 - Devono essere sincronizzate tra di loro (problematico all'aumentare della distanza percorsa)
 - Fanno interferenza reciproca (inter-symbol interference) e sono più sensibili al rumore
 - Devono essere "pilotate" più lentamente a causa della mutua induttanza/capacità
- Oggi tutte le interfacce più recenti (e veloci) sono seriali
- Le interfacce parallele sono spesso emulate per retrocompatibilità usando i pin GPIO




RS-232 (1)

- Un “antico” protocollo ancora in uso (la vecchia “porta seriale” dei PC)
- Progettato per comunicazione terminale-modem
- Protocollo point-to-point asincrono (quello a 9 pin)
- Velocità non maggiore di 20 Kbit/sec a max 300 m di distanza



RS-232 (2)

- Sincronizzazione con bit di start (1) e di stop (1 o 2)
- Trasmissione dei bit con livelli di tensione tra -15 V e -3 V (bit 1) e tra 3 V e 15 V (bit 0)
- Durata bit a seconda della velocità di trasmissione negoziata




UART e USART

- UART = Universal Asynchronous Receiver/Transmitter
- USART = Universal Synchronous/Asynchronous Receiver/Transmitter
- Sono componenti di un computer embedded (e di un PC) che trasformano una o più parole di memoria in una sequenza di trasmissione su un link seriale, e viceversa
- Usati per diversi tipi di protocolli seriali (RS-232, RS-422, RS-485)




Universal Serial Bus (USB)

- Protocollo seriale, topologia ad albero con un controllore (master), gli altri dispositivi sono controllati (slave), ma "appare" come un bus
- Max 25 m distanza, max 10 Gbit/sec
- Elettricamente più semplice e robusto di RS-232, richiede una logica di controllo sofisticata
- Consente di collegare una grandissima varietà di dispositivi



Inter-Integrated Circuits (I2C) e System Management Bus (SMBus)

- Bus di comunicazione seriale tra circuiti integrati, con multi-master e arbitrato
- Max 3.4 Mbit/sec, corta distanza
- Solo 2 fili!
- Interfacciamento open drain (richiede resistenze di pull-up)
- Principalmente per comunicazione tra componenti a bassa velocità su stessa scheda, o anche su schede diverse
- Le differenze tra I2C e SMBus sono minime (compatibilità!)




I2C Pins



Serial Peripheral Interface (SPI)

- Un altro tipo di bus seriale
- Differenze con I2C:
 - Non richiede resistenze di pull-up (minori consumi)
 - Il numero di linee è più elevato
 - Il throughput è molto più alto
 - Supporta un singolo master
- SPI è più adatto per trasferire data streams, I2C è più adatto per trasferire parole singole




SPI pins

13 (SCK)
12 (MISO)
11 (MOSI)
10 (SS)



Controller Area Network (CAN) bus

- Bus seriale sviluppato da Bosch per connessione dispositivi in ambito industriale (elevato rumore elettromagnetico)
- Fino 1 Mbit/s sotto i 40 m, max 500 m a 125 Kbit/s
- Asincrono, multi-master basato su priorità



JTAG

- Protocollo hardware per il testing di circuiti integrati e stampati
- Originariamente creato per il boundary testing (ossia, test dei pin dei circuiti integrati presenti sulla scheda)
- Nelle implementazioni più recenti JTAG viene usata anche come porta per il debugging

