Domanda su D Latch

Domanda su D Latch

by Luca Pinciroli -
Number of replies: 2
Buonasera, chiedo scusa per il disturbo.
Vorrei chiedere un chiarimento per cercare di capire se sto ragionando in maniera corretta o sono fuori strada, cito una delle slide scritte dalla professoressa Fersini a proposito delle reti sequenziali:
"Supponiamo che l’elemento di memoria debba essere usato sia
come input che come output durante lo stesso ciclo di clock.
Funzionerebbe il D Latch?"

Nel cercare di rispondere a questa domanda ho pensato che il D Latch non potesse essere usato in questo contesto, in quanto credo di aver capito che il suo funzionamento preveda un periodo di "trasparenza" pari a tutto il periodo attivo del clock: ciò quindi impedirebbe la corretta e stabile memorizzazione di un valore all'interno dell'elemento di memoria.
Questo ragionamento è corretto?
Ringrazio anticipatamente per la risposta, buona giornata.
In reply to Luca Pinciroli

Ri: Domanda su D Latch

by Elisabetta Fersini -
Buongiorno,
cerco di spiegare la relazione tra D Latch e clock in modo da chiarire la lettura/scrittura di un elemento di memoria nello stesso ciclo di clock.

Abbiamo innanzitutto visto che una logica combinatoria lavora all'interno di un ciclo di clock, in cui l'elemento di memoria al tempo t-1 entra nella logica combinatoria, si propaga all'interno e determina l'elemento di memoria al tempo t. L'intervallo di tempo necessario per far si che i segnali raggiungano l'elemento di memoria al tempo t corrisponde alla durata minima del clock. Con il timing in cui si lavora sui fronti di salita (o discesa) è possibile leggere il contenuto di un registro, inviarlo ad una logica combinatoria e scrivere nello stesso registro nello stesso registro di clock. Questo perché gli input del circuito combinatorio possono cambiare solo sul fronte attivo di salita (o discesa) del clock.

Cordiali saluti.
EF