Post by Domenico Giorgio Sorrenti
Rispondo solo per la questione SDRAM e, temo, in modo non conclusivo, anche perché non ho il tempo di andare a vedere cosa dice il libro.
Rispondo perché mi viene in mente un collegamento con la questione della decodifica su 2 livelli degli indirizzi per la RAM. Se ricorda (può andare nel caso a vedere sul libro) nel momento in cui vengono riempiti i registri, di dimensione pari alla quantità di bit nel livello inferiore dell'indirizzo, si hanno a disposizione non solo i bit della parola cercata, ma anche tutti i bit di tutte le parole in quel livello. È a quel punto piuttosto semplice ipotizzare che con un clock si possa trasferire a raffica (single data rate o double data rate) tutte quelle parole una dietro l'altra; sembra proprio un meccanismo fatto apposta per risolvere in fretta i cache miss.
Non so se fosse davvero questo il senso del commento del libro, se ha tempo di mettere il dettaglio del libro (e se ho tempo di risponderle) le possa dare conferma (o meno).